مقالات کنفرانس 2019نویسنده اول
A New Hardware Accelerator for Data Sorting in Area & Energy Constrained Architectures
نویسندگان:A. NorollahH. BeitollahiA. Patooghy
شتاب‌دهنده‌های مرتب‌سازی روی FPGA از پردازنده‌های همه‌منظوره و GPU کارآمدترند، ولی هر ورودی اضافه یعنی واحدهای Compare-And-Swap بیشتر، و بعضی کاربردها اصلاً این‌قدر منابع ندارند. این مقاله یک معماری مرتب‌سازی معرفی می‌کند که با پردازش یکانی (Unary) به منابع خیلی کمتری نیاز دارد و همچنان کارایی لازم را می‌دهد. نتایج یک مرتب‌کننده‌ی ۸ورودی را در مقاله ببینید.
- محل انتشار
- IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS)
- مشخصات انتشار
- 2019, pp. 985–988
- موضوعات
- sorting, accelerator, energy