Konferensartiklar 2019Förstaförfattare
A New Hardware Accelerator for Data Sorting in Area & Energy Constrained Architectures
Författare:A. NorollahH. BeitollahiA. Patooghy
Sorteringsacceleratorer på FPGA slår vanliga processorer och GPU:er, men varje extra indata kräver fler compare-and-swap-enheter, och i vissa tillämpningar finns helt enkelt inte resurserna. Artikeln presenterar en sorteringsarkitektur som med unär beräkning (unary processing) klarar sig med betydligt mindre resurser och ändå levererar den prestanda som behövs. Siffrorna för en sorterare med 8 indata finns i artikeln.
- Publicerad i
- IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS)
- Referens
- 2019, pp. 985–988
- Ämnen
- sorting, accelerator, energy